이번 주인공은 낸드
HBM4 베이스 다이, CPO에 이어 이번에도 시선은 같은 곳을 향합니다. AI 시대 반도체에서는 연산 성능과 함께 데이터 공급의 대역폭·용량·비용이 점점 더 중요해지고 있습니다. 이번 주인공은 D램이 아니라 낸드입니다.
HBF란 무엇인가 — HBM의 구조를 낸드로
HBF(High Bandwidth Flash·고대역폭 플래시)는 낸드플래시 다이를 HBM처럼 8단·16단으로 수직 적층해, 낸드의 대용량과 HBM에 준하는 대역폭을 동시에 노리는 새 메모리 계층입니다. 2026년 8월 FMS(Future of Memory and Storage) 2026에서 샌디스크와 SK하이닉스가 첫 공개 표준 규격을 발표했습니다. 스택당 용량은 최대 512GB이고, 대역폭은 용도별 3개 등급으로 초당 0.4~3.0TB입니다. 프로세서 연결 인터페이스로는 칩렛 표준 UCIe를 채택했습니다. 표준은 연결 인터페이스·전기 특성·신뢰성 가이드라인·패키징·소프트웨어 입출력 프로토콜까지 포괄합니다.
구조 — TSV로 쌓고, 병렬로 읽는다
구조도 HBM을 닮았습니다. 샌디스크 공식 팩트시트의 스택 도식 기준으로 HBF는 낸드 코어 다이들을 TSV(실리콘 관통 전극)와 마이크로 범프로 연결해 맨 아래 로직 다이 위에 쌓습니다. 인터포저를 거쳐 GPU·CPU 등과 연결되는 구성입니다. 대역폭의 비결은 병렬화입니다. 낸드 어레이를 다수의 병렬 구획으로 나눠 동시에 읽는 '대역폭 최적화' 설계입니다. 샌디스크 CBA(CMOS directly Bonded to Array) 기술에 기반합니다. 1세대 기준 다이당 256Gb·16단 스택 512GB에 읽기 대역폭 초당 1.6TB가 공식 수치입니다. 샌디스크는 이를 "HBM 대비 최대 8~16배 용량을 비슷한 대역폭·비슷한 비용에"라는 문구로 요약합니다. 다이 휨(warpage)을 줄여 16단 적층을 가능케 하는 자체 적층 기술과 HBM4에 근접한 실장 면적·전력·스택 높이도 함께 내세웁니다.
표준은 어떻게 만들어졌나 — 2월 킥오프에서 8월 규격까지
흐름은 빠르게 진행됐습니다. 샌디스크가 제안한 개념에 2025년 8월 SK하이닉스가 표준화 협력으로 합류했습니다. 2026년 2월 두 회사는 표준화 컨소시엄을 발족하며 OCP(오픈 컴퓨트 프로젝트) 산하에 전용 워크스트림을 두기로 했습니다. 그리고 8월 FMS의 첫 규격 공개 시점 공식 발표에서 컨소시엄에 구글과 텐스토렌트가 참여하고 있음이 확인됐습니다. 메모리 공급자만이 아니라 수요 기업도 규격 논의에 참여하고 있다는 뜻입니다. SK하이닉스는 같은 행사 기조연설에서 HBM·D램·낸드·SSD를 잇는 '계층형 메모리(Tiered Memory)' 전략을 말했습니다. HBF를 그 한 축으로 세웠다는 것입니다(국내 보도 기준). 9월 들어서도 국내 보도에서 'AI 메모리의 새 축'으로 다뤄지며 논의가 이어지고 있습니다.
왜 지금인가 — AI 추론이 만든 용량의 벽
배경은 AI의 무게중심 이동입니다. 학습에서 추론으로 넘어가면서 모델 가중치와 문맥 기억(KV 캐시)을 빠른 메모리에 상주시키려는 수요가 폭증했습니다. 기존 구성만으로는 대역폭·용량·비용을 동시에 충족하기 어려웠습니다. HBM은 빠르지만 스택당 수십 GB급으로 용량이 작고 비싸며, SSD는 크지만 느립니다. 수치가 말해주는 위치는 명확합니다. HBF 최상위 등급(3.0TB/s)은 HBM4의 표준 산술 대역폭(약 2TB/s)을 넘어서는 구간까지 올라옵니다. 다만 양산 HBM4의 최고치(삼성 발표 3.3TB/s)에는 미치지 못합니다. 용량은 샌디스크 공식 발표 기준 HBM 대비 최대 8~16배입니다. 반대로 읽기 지연은 차수가 다릅니다. D램이 나노초급일 때 낸드 셀은 마이크로초급입니다. 대역폭(파이프의 굵기)은 병렬화로 따라잡아도 지연(첫 응답까지의 시간)은 셀 물성이라 좁히기 어렵습니다. HBF의 기본 구도가 HBM 전면 대체가 아닌 이유가 여기 있습니다. HBM(뜨거운 데이터), HBF(따뜻한 대용량), SSD(차가운 저장)의 계층 분담으로 제시됩니다.
관련 도표 보기
밸류체인 — 누가 무엇을 얻나
SK하이닉스는 HBM 1위이면서 낸드(솔리다임 포함)를 함께 가진 회사로, 계층형 메모리 전략에서 두 축을 모두 파는 위치에 섭니다. 샌디스크는 D램 없이 낸드에 집중하는 회사로, HBF가 성사되면 낸드를 'AI 메모리'로 격상시키는 지렛대를 얻습니다. 구글·텐스토렌트 같은 수요 기업의 규격 논의 참여는 규격이 실제 AI 시스템 요구를 반영하고 있다는 신호입니다. 둘 다 자체 추론 칩으로 추론 비용을 낮추려는 진영이라 HBF의 용량당 비용 논리와 이해가 맞물린다는 해석도 가능합니다. 다만 참여가 곧 제품 채택이나 성능 검증을 뜻하지는 않습니다.
삼성의 자리 — 같은 병목, 다른 경로
삼성전자는 현재 확인되는 공개 참여 명단에 없습니다. 삼성은 8월 FMS에서 웨이퍼 본딩 기반 10세대 400단대 낸드(V10 BV-낸드)를 공개했습니다(보도 기준). 용량 계층 확장에서는 CXL 기반 CMM-H 시제품 연구에서 낸드와 DRAM 캐시를 결합한 구조가 공개됐습니다. 2025년 공개 논문이며, FPGA 시제품의 실험 결과이고 양산 제품 성능 보증이 아닙니다. 같은 병목에 다른 인터페이스로 접근해 온 이력입니다. 혼동하기 쉬운 지점이 하나 있습니다. '낸드를 400단 쌓는다'는 다이 내부의 셀 층수이고, HBF의 '16단'은 완성된 다이를 쌓는 수입니다. 서로 다른 적층 단위라 숫자를 직접 비교할 수 없습니다. 이런 다이 적층·본딩 구조의 채택과 양산이 확대되면 본딩·TSV·검사 공정의 수요가 늘어날 수 있습니다. 후공정 생태계의 관전 지점입니다.
관련 근거: [7] 브릿지경제 — 삼성 400단·SK 375단 초고적층 낸드, FMS 공개 (2026-08-05)[9] CMM-H FPGA 시제품 성능 연구 — arXiv:2503.22017 (2025-03-27, 제품 양산 성능과 구분)
관전 포인트 세 가지
하나는 삼성·마이크론 등 나머지 메모리 진영의 합류 여부입니다(표준의 보편성). 또 하나는 낸드 관리의 분담 구조입니다. 배드 블록 관리·웨어 레벨링·오류 정정(ECC) 같은 낸드 필수 기능을 스택 하단 로직 다이가 어디까지 맡고, 프로세서 쪽 소프트웨어가 무엇을 넘겨받는지가 문제입니다. 그 로직 다이를 어떤 공정으로 만드는지와 함께 공개 규격의 후속 문서에서 확인할 부분입니다. 나머지 하나는 UCIe 채택이 실제 GPU·가속기 설계에 어떻게 반영되는지입니다(칩렛 생태계와의 결합).
로드맵 — 발표 기준 일정
샌디스크는 HBF 첫 샘플을 2026년 하반기, HBF를 탑재한 AI 추론 장치 샘플을 2027년 초로 제시한 바 있습니다. 2025년 8월 발표 기준이며, 실제 일정은 변동 가능합니다. 세대 로드맵도 공개돼 있습니다. 팩트시트 기준 2세대는 읽기 대역폭 2TB/s 초과·스택 최대 1TB, 3세대는 3.2TB/s·1.5TB를 예상치로 제시합니다. 소비전력은 1세대의 각각 0.8배·0.64배 수준을 목표합니다. 모두 사전 발표 수치입니다. 통상의 경로는 규격 공개(2026년 8월) → 샘플(2026년 하반기~2027년) → 실제 시스템 채택입니다. 이를 감안하면 2027년이 HBF의 실물 검증 원년이 될 가능성이 높습니다. SK하이닉스가 FMS에서 함께 밝힌 375단 낸드 기반 고성능 eSSD 2027년 초 양산 계획은 HBF와는 별개 제품군의 일정입니다.
관련 근거: [2] 샌디스크 — HBF 공식 팩트시트 (구조 도식·CBA·8~16배·Gen2/3 로드맵)[3] 샌디스크 — SK하이닉스와 HBF 표준화 협력 (2025-08-06)
편집자 판단 — 성패보다 방향
제 판단으로는 HBF의 관전 가치는 '성공 여부' 자체보다 방향의 확인에 있습니다. HBM4 베이스 다이(로직 편입), CPO(광 연결), HBF(낸드 격상)는 세 흐름 모두 "메모리·연결의 계층을 다시 짠다"는 같은 문장의 다른 표현입니다. 그 재편의 공정 대부분이 첨단 패키징에서 일어납니다. 한국 밸류체인의 기회와 숙제도 거기에 있습니다.