첨단 패키징 지도의 다음 — '유리기판' 한 이름 뒤의 세 가지
앞서 반도체 첨단 패키징 지도 글에서 유리기판을 '다음 5년'의 첫 변수로 꼽으면서도 "일정은 유동적"이라고 짚었습니다. 최근 삼성전기의 본격 가동 목표가 한 해 뒤로 조정됐고, 앱솔릭스는 임베딩 제품의 초기 신뢰성 테스트에 들어갔으며, 9월 KPCA Show 현장에서는 국내 장비·소재 기업들이 대면적 TGV 실물을 전면에 내걸었습니다. 이 글은 '유리기판'이라는 한 이름 뒤에 섞여 있는 세 가지 서로 다른 용도(캐리어·코어·인터포저)를 분리하고, 회사별 시간표가 왜 계속 밀리는지를 가공 수율이라는 잣대로 봅니다.
유리가 들어가는 세 자리 — 캐리어, 코어, 인터포저
'유리기판'은 한 가지가 아닙니다. 패키지 안에서 유리가 쓰이는 용도는 세 가지이고, 난도와 시점이 다릅니다. 순서대로 발전하는 단계가 아니라 서로 다른 자리입니다.
- 유리 캐리어 — 대면적 재배선층(RDL)을 만드는 동안 임시로 받쳐 주는 판. 완성 후 떼어 내므로 제품에 남지 않습니다. 패널 레벨 패키징(FOPLP)에서 이미 쓰이는 방식이며, TSMC의 CoPoS도 초기에는 유리를 이 용도로 쓴다는 분석이 있습니다(세미비전 리서치 7/30 — 분석 매체).
- 유리 코어 기판 — 패키지 기판의 뼈대(코어)를 유리로 바꾼 것. 지금 '유리기판 양산'이라고 보도되는 대부분이 이것입니다. 인텔의 2023년 발표, 앱솔릭스·삼성전기·LG이노텍의 목표가 여기에 해당합니다.
- 유리 인터포저 — 2.5D 패키지(CoWoS 등)에서 로직 다이와 HBM을 잇는 실리콘 인터포저를 유리로 대신하는 것. 배선이 가장 미세해 난도가 가장 높고, 욜은 본격 상용화를 2030년 이후로 봅니다(시사저널e 8/28). KPCA 심포지엄(9/9)의 리서치 업계 발표도 유리기판·유리 인터포저의 본격 시장 형성을 2030년 전후로, 적용은 CPO부터 시작될 것으로 봤습니다(디지털데일리 9/9).
관련 도표 보기
왜 유리인가 — 숫자가 말하는 장점
왜 유리인가는 숫자가 말합니다. 인텔이 2023년 9월 18일 발표에서 든 수치는 유기 기판 대비 배선 밀도 최대 10배, 패턴 왜곡 50% 감소, 더 높은 온도 견딤과 치수 안정성입니다(인텔 뉴스룸 원문). 유리 코어는 열팽창계수를 실리콘(2.6ppm/°C)에 가까운 3~10ppm/°C로 맞출 수 있어 유기 코어 대비 휨을 절반 수준으로 줄이고, 510×515mm 직사각 패널은 큰 다이 기준 면적의 75% 이상을 쓰는 데 비해 둥근 300mm 웨이퍼는 50% 안팎이라는 비교 사례가 있습니다(톰스 하드웨어 8/27 정리 — 제품 크기와 배치 조건에 따라 달라지는 수치). 이 마지막 비교가 핵심입니다 — 문제의 출발점은 AI 가속기 패키지가 커지는 것이기 때문입니다.
왜 지금인가 — 패키지가 커져서 둥근 웨이퍼가 아깝다
CoWoS 글에서 다룬 것처럼 TSMC의 CoWoS는 5.5배 레티클 양산에서 2028년 14배 레티클 규모로 커지고(CoWoS-L은 재배선층 기반 인터포저에 국소 실리콘 브리지를 결합하는 구조라 전면 실리콘 인터포저의 확장은 아닙니다), 트렌드포스는 엔비디아 루빈 울트라를 레티클 약 9장 규모(블랙웰의 약 2.7배)로 추정합니다(톰스 인용 — 리서치 추정, 면적 기준은 원자료 미확인). 인터포저 웨이퍼 한 장이 1만 달러 안팎(7nm 가공 웨이퍼와 비슷한 수준, 같은 인용)인데, 패키지가 커질수록 둥근 웨이퍼에서 버려지는 면적이 늘고 유기 기판은 그 크기에서 휘고 치수가 흐트러집니다. 패키지 한 개가 레티클 여러 장 크기가 되면 둥근 웨이퍼의 가장자리에는 통째로 놓을 수 없는 면적이 늘어나는데, 직사각 패널은 그 손실이 훨씬 작다는 것이 앞의 '75% 대 50%'가 뜻하는 바입니다. 여기서 두 가지 접근을 분리해야 합니다. 유리 코어는 기판의 치수 안정성과 휨 제어를 겨냥한 소재 선택이고, 둥근 웨이퍼 공정을 직사각 패널 공정으로 바꾸는 것은 그와 별개로 면적 활용도와 생산성을 높이려는 공정 선택입니다 — 유리 패널은 둘을 함께 쓰는 경우이지만, 패널 공정은 유리 없이도 갑니다(뒤의 TSMC 사례). 삼성전기도 KPCA 전시에서 유리 코어가 기판 층수를 줄이고 휨을 개선한다고 설명했습니다(서울경제·더비즈 9/9 — 회사 전시 설명; 제시된 개선 수치는 지표·측정 범위가 공개되지 않아 이 글에서는 적지 않습니다).
그런데 왜 늦어지나 — 장점은 소재, 문제는 가공
시간표는 셋을 나눠 봐야 합니다. 인텔의 2023년 목표는 '2020년대 후반'이라 아직 기한 안에 있고, 앱솔릭스가 당초 잡았던 2024년 상반기 양산은 지났으며, AMD가 2025~2026년 CPU에 채택한다는 것은 보도였을 뿐 확인되지 않았습니다(톰스 8/27). 늦어지는 이유는 유리의 장점을 부정하는 것이 아니라 가공에 있습니다.
- 깨진다 — 유리는 드릴링과 절단 때 모서리에서 치핑·크랙이 생깁니다. MIT 테크놀로지 리뷰는 3월 앱솔릭스 초기 시험 가동에서 며칠에 수백 장의 패널이 깨졌다고 전했고, 에지 코팅으로 측정 에지 응력을 95MPa에서 49MPa로 낮추는 연구가 보고됐습니다(톰스 8/27 정리). LG이노텍이 9월 7일 밝힌 "자체 AI로 미세 균열 검사 성능을 끌어올리는 작업"(전자신문)은 바로 이 문제를 겨냥합니다.
- 구멍과 구리 — 대면적 유리에 구멍을 내는 데는 레이저로 유리 내부를 먼저 개질한 뒤 화학 식각으로 그 부분만 녹여 내는 2단계 공정이 쓰입니다(트렌드포스 6/17 — 대만 장비사 서술). 유리관통전극(TGV)은 학회(ECTC 2025)에서 지름 6µm·종횡비 15:1 이상이 시연됐지만, 10µm 아래 비아의 금속화와 반 미터 패널 전체의 평탄도·두께 편차 관리는 열린 제조 문제입니다(톰스 — 지표별 수치는 원자료 미확인). 비아 방식도 하나가 아닙니다 — DNP는 구멍을 구리로 채우는 충전형과 벽면에 금속층만 입히는 컨포멀형을 함께 설명하므로(DNP 2025-12), 핵심 과제는 '다수의 TGV를 균일하게 형성하고 설계에 맞는 금속화와 계면 신뢰성을 확보하는 것'입니다. 이번 KPCA에서 와이엠티가 "유리와 도금층 사이의 밀착력 확보"를 핵심 과제로 들며 스퍼터링 방식과 스퍼터링 생략 방식의 510×515mm 도금 샘플을 함께 내놓은 것(파이낸셜뉴스 9/9), 필옵틱스가 2.0mm 두께 유리에서 관통 불량 0ppm(100만 홀 기준)을 내세운 것(디일렉 9/7)이 이 지점입니다 — 모두 회사 발표 수치이고, 0ppm은 관통 공정 한 단계의 측정 결과라 도금·배선·절단·조립을 합친 기판 전체 수율과는 다른 지표이며, 실제 발주·양산은 각사 공시로 확인해야 합니다.
- 열 — 빌드업 공정의 열 응력을 줄이려고 180°C 아래에서 경화하는 저온 유전체가 개발됐습니다(톰스·트렌드포스 6/17).
- 수율 — 이 셋을 합친 결과가 수율입니다. 시장조사 업체 욜은 유리 인터포저의 수율(40% 수준)과 비용 문제를 지적하며 본격 상용화를 2030년 이후로 전망했습니다(시사저널e 8/28 — 고성능 AI 시장은 높은 비용을 감당할 가능성도 함께 언급). 유리 코어 기판은 인터포저보다 배선이 굵어 난도가 낮고, 그래서 양산 시점도 앞섭니다(같은 기사).
- 표준 — 이 위에 표준이 얹힙니다. 부품 호환을 위한 구조·공정 표준이 아직 정리되지 않았다는 지적이 나옵니다(비즈니스플러스 6/19 — 어떤 규격이 미정인지는 특정하지 않은 업계 정리). 인텔이 2030년을 보는 동안 한국 업체들이 먼저 양산해 사실상의 표준을 잡으려 한다는 관측도 있습니다(트렌드포스 4/15 — 국내 보도 인용).
회사별 시간표 ① — 앱솔릭스·삼성전기·LG이노텍
앱솔릭스(SKC) — 가장 앞, 그러나 아직 평가 단계. 미국 조지아주 코빙턴에 6억 달러 규모 공장(1단계 연 12,000m²)을 세웠고, 여기에 CHIPS법 제조 인센티브 최대 7,500만 달러가 배정됐으며, 이와 별도로 첨단 패키징 제조 프로그램(NAPMP)의 SMART 패키징 R&D 사업에 1억 달러가 배정됐습니다(NIST — 두 지원은 성격이 다름). 2026년 1분기 양산 샘플을 만들어 고객 인증에 들어갔고, SKC는 7월 27일 2분기 실적 발표에서 임베딩 제품의 초기 신뢰성 테스트를 개시했으며 미국 통신 기업에 차세대 네트워크 반도체용 논임베딩 시제품을 공급해 신규 프로젝트에 들어갔다고 밝혔습니다(SKC 뉴스룸). 톰스는 이 임베딩 샘플이 대만에서 패키지 수준 신뢰성 평가를 받고 있으며 결과가 연내 나올 수 있다고 전했습니다(8/27). 국내 보도는 상태를 더 구체적으로 전합니다 — 논임베딩 제품은 하반기 공급사 선정에 참여 중이며, 2024년 8월 제시했던 '2025년 상업화'는 "고객 인증과 양산 준비에 시간이 더 필요"한 상태(쿠키뉴스 9/8). 자금은 붙었습니다 — SKC는 유상증자를 1조1,647억 원 규모로 마무리했고(7월 발표), 그중 5,896억 원을 3년간 유리기판에 넣기로 했으며, 9월 4일 앱솔릭스 유상증자(4,011억 원)에 2,810억 원(70.05%)을 출자하기로 했습니다(쿠키뉴스·뉴스웨이). 목표는 2026년 말 양산(톰스)이지만, 매출은 아직 없습니다. 삼성전기 — 2027에서 2028로. 세종 파일럿 라인에서 2024년 말부터 샘플을 내고 있고, 2월 유리기판 프로젝트를 선행 R&D 조직에서 사업 실행 조직으로 옮겼습니다(트렌드포스 2/3 — 전자신문 인용). 7월 2일에는 유리 코어를 만들어 자사 기판 라인에 공급할 합작법인 글라셈(삼성전기 66% 출자, 평택) 설립을 결정했고 공장 가동 목표는 2027년 하반기였습니다(톰스 8/27 — 공시 기준; 합작 파트너의 개발 상황은 이 글에서 다루지 않습니다). 그런데 9월 7일 뉴스핌은 삼성전기가 유리기판 양산 목표를 2027년에서 "2028년 본격 가동"으로 조정하고 당분간 가동률 89%의 FC-BGA에 집중한다고 전했고, 딜사이트(9/8)는 TSMC에 제출한 TGV 모듈의 신뢰성 평가가 한 달 이상 지연되고 있다는 익명 업계 발언을 실었습니다(익명 보도 — 확인되지 않은 내용). 세미콘 타이완(9/3)에는 국내 부품사로는 처음 참가해 인텔 출신 강두안 부사장이 기조연설을 했고, KPCA에서는 유리기판과 함께 실리콘 인터포저 없이 칩을 직접 잇는 2.1D 패키지기판을 전면에 세웠습니다(헤럴드·이코노믹리뷰). 한국 보도가 전하는 삼성의 유리 성숙도 '100점 만점에 40점'(톰스 인용)은 마케팅 연도와 공정 준비도의 간격을 보여 주는 숫자입니다. LG이노텍 — 2028 전후. 구미 사업장에 시생산 라인을 두고 시제품 신뢰성 평가를 진행 중이며 상용화 목표는 2028년 전후입니다(전자신문 9/7·서울경제 9/9).
회사별 시간표 ② — 인텔·TSMC·일본과 중국
인텔 — 시작한 회사, 연구는 계속·상용화는 2030 전후. 2025년 초 유리 코어 기판에서 윈도우를 부팅하는 시스템을 시연했고, 2026년 1월 NEPCON Japan에서는 인텔 파운드리가 유리 코어 안에 EMIB 브리지 다이 2개를 내장한 두꺼운 유리 코어 시제품(약 두 레티클 분량의 실리콘 탑재)을 마이크로크랙 없이 보였습니다(톰스 8/27 — 적층 구조의 세부 수치는 원자료 미확인). 상용화 경로에는 변화가 보도됐습니다 — 전자신문(2025-08-21)은 인텔이 유리기판 특허를 기간·조건을 정해 로열티를 받고 빌려주는 라이선싱 협의를 시작했다고 전했고(트렌드포스 8/22 인용), 트렌드포스는 인텔 자체 상용화를 2030년 전후로 보며 양산이 멀어진 만큼 라이선싱으로 기술을 수익화하려는 것으로 해석했습니다. 다만 개발에서 물러난 것은 아닙니다 — 인텔 파운드리는 2026년 6월 ECTC 관련 공식 블로그에서 유리 코어 기판 연구를 소개하며, 완전 구리 충전 TGV가 가혹한 열 사이클을 견뎠고 저테이퍼·혼합 크기 TGV와 소자 내장용 캐비티를 반복 형성할 수 있다고 밝혔습니다(인텔 파운드리 블로그 6/2). 한편 인텔의 패키징 파트너 앰코는 4월 서울 행사에서 유리+CPO 상용화를 3년 안으로 말했습니다(톰스). TSMC — 유리보다 직사각 먼저. TSMC의 CoPoS(Chip-on-Panel-on-Substrate)는 310×310mm 직사각 패널을 표준 형식으로 잡고 2027년 파일럿 생산, 2028년 하반기 양산을 목표로 합니다(트렌드포스 6/17 보도자료). 자이 라인에는 2월 장비가 들어가고 6월쯤 파일럿 라인이 갖춰졌습니다(톰스). 그런데 이 패널이 유리 코어냐는 별개입니다 — 장비사 SCHMID는 유리 통합을 "검토 중, 확정 아님"이라 했고, 트렌드포스는 TSMC의 상업 규모 유리 코어 생산을 2030년 이후로 전망합니다(트렌드포스 6/17 — TSMC가 확정한 일정은 아님). TSMC 자신의 말은 이렇습니다 — 웨이 회장은 7월 16일 2분기 실적 콜에서 유리 코어·유리 기판·유리 캐리어의 진척을 묻는 질문에 "오늘 대부분은 여전히 CoWoS이고, 비용을 낮추기 위한 대안을 개발 중이며, 고객이 제품을 시장에 낼 수 있도록 기판 업체와도 협력하고 있다. 몇 분기 전 발표한 파일럿 라인을 짓고 있고, 고객과 함께 생산에 넣을 만큼 성숙하려면 약 1년이 더 걸린다"고 답했습니다(실적 콜 전사본 — 캐리어·코어·인터포저 중 무엇인지는 특정하지 않음). 다만 파트너는 이미 공개돼 있습니다. TSMC는 6월 11일 일본 JPCA Show 2026에서 'AI의 진화에 불가결한 첨단 패키징 기술'이라는 제목의 약 40장짜리 발표를 했고, 그중 'Glass Substrate Development for CoWoS' 슬라이드에서 이비덴·이노룩스와 유리 코어 기판을 공동 개발하고 있음을 밝혔습니다 — 구조는 유리 코어를 ABF 빌드업층 두 층 사이에 둔 3층이고, 기존 CoW(칩-온-웨이퍼)와 짝지어 휨·전력 무결성(PI) 개선을 검증한 결과를 실었습니다(6/18 슬라이드 해설 글 — 슬라이드 자체는 온라인 유출본이며, 질의응답에서 TGV 세부는 답변하지 않았다고 전함). 디지타임스(6/16)도 세 회사가 0.8mm 유리 코어 기판(5배 레티클 규격)의 시뮬레이션에서 휨 16% 개선 등을 확인했다고 보도했습니다. 양산 시점은 출처마다 다릅니다 — 슬라이드 해설 글은 업계 확인을 근거로 2028년 4분기~2029년 1분기 양산 목표를 적었고, 같은 글이 인용한 이비덴 실적 발표 슬라이드는 유리 코어 기판을 2030년(CY30) 시점에 올렸으며, 트렌드포스는 2030년 이후로 봅니다(모두 TSMC 공식 일정 아님). 즉 업계 최대 패키징 사업자는 '패널 레벨'을 먼저 가면서 유리 코어를 이비덴·이노룩스와 개발하고 있고, 파트너는 공식이지만 상업 규모 시점은 아직 TSMC가 공식화하지 않았습니다. 대만 패널 업체들은 이미 PMIC·RF 같은 성숙 공정용 FOPLP를 620×750mm 제조 패널 크기로 양산 중이고(트렌드포스 6/17 — 개별 패키지 크기가 아니라 여러 스트립으로 나누는 원판 크기), 유리 코어 자체보다 이 패널 생태계가 대만의 실제 강점입니다. 일본과 중국. 다이니폰프린팅(DNP)은 2025년 12월 사이타마 구키 공장에서 510×515mm TGV 유리 코어 파일럿 라인을 단계 가동해 2026년 초 샘플 출하, 2028 회계연도 양산을 목표로 하고, 토판은 이시카와에 유리 코어·인터포저 파일럿 라인을, 일본전기초자(NEG)는 세라믹 강화 유리 코어 패널을 515×510mm·1mm 두께로 키웠으며, 라피더스는 2nm 프로그램의 일부로 600×600mm 유리 패널 레벨 패키징을 2020년대 후반 시점으로 검토합니다(톰스 8/27). 중국은 디스플레이 업체 BOE의 파일럿 라인이 샘플을 내고 있습니다(트렌드포스 4/15).
시장 전망 — 초기 생산 2028년 전후라는 '가능성'
SEMI가 5월 27일 글로벌넷과 함께 낸 첫 유리 코어 기판 시장 보고서는 낙관·기본·비관 세 시나리오의 평균으로 2028~2040년 연평균 성장률 67.2%를 제시하고, 초기 양산이 2028년 전후 일부 고성능 응용에서 시작될 수 있다고 봅니다(SEMI 보도자료). 욜은 2030년 첨단 IC 기판 시장을 310억 달러로 보며 유리 코어를 동인 중 하나로 꼽습니다(톰스 인용). SEMI의 표현은 '가능성'이며 시나리오에 따라 폭이 큽니다. 이름이 오르내리는 고객(AMD·브로드컴·AWS·엔비디아)은 모두 업계 보도이고, 시제품 공급과 고객 평가는 진행 중이지만 이 글에서 거론한 업체들의 양산 채택 고객명과 적용 제품은 공개적으로 확인되지 않았습니다(톰스 8/27·SKC 7/27).
한국 접점 — 완성 기판 3사와 그 아래의 장비·소재
국내에는 유리 코어 기판 양산을 목표로 하는 주요 3사(앱솔릭스·삼성전기·LG이노텍)가 있고, 이번 KPCA에서 보이듯 그 아래 장비·소재 층이 함께 움직입니다 — 레이저 TGV 가공(필옵틱스 2.0mm·510×515·관통 불량 0ppm 발표), TGV 도금(와이엠티 원장 샘플·계열사 양산 장비 4분기 셋업 목표), 검사(인텍플러스 일본 기판업체 유리기판 R&D용 AOI 첫 수주 — 디일렉 9/8)까지. 다만 이 모두는 회사 발표·보도 수위이고, 실제 발주·양산 물량은 각사 공시로 확인해야 합니다. 정책 쪽에서는 국내생산 세액공제 정부안의 적격 품목에 첨단 패키지 기판이 들어가느냐가 관전 지점입니다(품목 기준 미확정). 소재 층은 이 글에서 다루지 않습니다.
편집자 판단 — 어느 자리의 유리가 먼저 손익분기를 넘느냐
제 판단으로는 유리기판을 볼 때 '누가 세계 최초로 양산하나'라는 타이틀 경쟁보다 '어느 자리의 유리가 먼저 손익분기를 넘느냐'가 맞는 질문입니다. 임시 지지판인 캐리어 유리는 이미 공정에 들어와 있고, 실리콘 인터포저를 대신하는 유리 인터포저는 욜이 수율·비용 문제를 들어 본격 상용화를 2030년 이후로 전망하는 영역입니다. 그래서 현실적인 첫 격전지는 유기 코어를 대체하는 유리 코어 기판이고, 여기서 첫 공개 고객이 붙는 조건은 소재의 장점 증명이 아니라 패널 한 장에서 살아남는 비율입니다 — 모서리 치핑 방지, 다수 TGV의 균일한 형성과 설계에 맞는 금속화, 유리와 구리 도금층의 계면 신뢰성이라는 세 가공 과제를 넘어 양산 수율을 증명하는 공급사가 첫 발주를 쥡니다. 앱솔릭스의 연내 신뢰성 평가 결과와 첫 공개 고객명, 삼성전기의 2028년 가동 여부, TSMC가 CoPoS에 유리 코어를 넣을지가 다음 채점표이고, 셋 중 하나라도 확정되면 이 글을 갱신합니다. 오늘 기준 대형 AI·HPC용 유리 코어 패키지의 양산 제품은 확인되지 않았고, SEMI가 제시한 '2028년 전후 초기 생산'도 가능성입니다.