미세화의 다음 단계가 양산 라인에 들어왔다
첨단 패키징·HBM·CPO를 다루며 "미세화의 한계를 패키징이 잇는다"고 여러 번 썼습니다. 그런데 그 미세화 자체의 다음 단계가 이미 양산 라인에 들어왔습니다 — 전공정·차세대 축의 첫 글은 그 장비, High-NA EUV입니다.
High-NA EUV란 무엇인가 — 개구수를 높여 더 미세하게
High-NA EUV는 극자외선(EUV·파장 13.5나노미터) 노광 장비에서 개구수(NA·광학계가 빛을 모으는 능력)를 기존 0.33에서 0.55로 키운 차세대 시스템입니다. EUV는 렌즈가 아니라 정밀 반사경으로 빛을 다루는데, High-NA는 이 반사 광학계를 더 크게 설계해 해상력을 끌어올렸습니다. ASML의 TWINSCAN EXE 시리즈가 유일한 상용 제품군이고, 현행 양산 기종은 EXE:5200B입니다. 공식 스펙 기준으로 해상도 8나노미터(기존 NXE 계열은 13나노미터급), 이미징 콘트라스트 40% 향상, 처리량은 시간당 웨이퍼 140장 이상(50mJ/cm² 기준)입니다. ASML은 이 광학계로 1.7배 미세한 패턴, 최대 2.9배 높은 트랜지스터 밀도가 가능하다고 설명합니다 — 광학적 잠재력을 나타내는 수치이며, 실제 제품의 밀도 향상 폭은 공정 설계 전체에 따라 달라집니다. 참고로 '해상도 8나노'는 노광 성능 지표이고 '1나노급'은 공정 세대 명칭이라 서로 다른 지표입니다. 용도는 2나노 이하 로직과 선단 D램 양산으로 명시돼 있습니다.
대가 — 하프 필드와 대당 4억 달러
대가도 있습니다. 장비 가격은 대당 약 4억 달러로 전해지고(2025-05 보도), 애너모픽(비등방) 광학계는 X축 4배·Y축 8배로 축소 배율이 달라 한 번에 노광하는 필드가 표준 26×33mm에서 26×16.5mm로 절반이 됩니다(ASML 공식 해설 기준) — 노광할 패턴이 하프 필드를 넘는 경우에는 두 번에 나눠 찍어 이어붙이는 스티칭 설계와 정렬 제어가 필요해집니다. 여기서 '노광'은 해당 층의 패턴 형성을 말합니다 — 칩은 수십 개 층을 쌓아 만들며, High-NA는 그중 가장 미세한 층들에 우선 투입됩니다.
기존 EUV vs High-NA — 무엇이 도입을 결정하나
기존 EUV로도 멀티패터닝(한 층을 여러 번 나눠 노광)을 하면 비슷한 미세도를 만들 수 있습니다. 그래서 High-NA 도입 시점은 해상도만이 아니라 공정 완성도와 총비용에 달려 있습니다 — 새 장비에는 얕아지는 초점심도, 더 얇아지는 포토레지스트, 결함 제어 같은 공정 과제(기술 일반론)가 따라오고, 반대편에는 "싼 장비 여러 번(공정 단계·마스크·수율 리스크 증가)"의 비용이 있습니다. 이 계산이 회사·제품·시점마다 달라서, 아래처럼 시간표가 갈라졌습니다.
도입 지도 ① 인텔 — 첫 양산 실적까지
인텔은 2023년 말 업계 최초로 개발용 EXE:5000을 받았고, 2025년 12월 양산형 EXE:5200B 설치 이정표를 발표했습니다(보도 기준). 그리고 결정적 이정표가 나왔습니다 — ASML은 2026년 7월 15일, 인텔이 오리건 팹의 18A 공정 일부 층을 High-NA로 이중 인증하고 이를 적용한 코어 울트라 시리즈 3(팬서레이크) 일부 제품을 양산·출하 중이라고 공식 발표했습니다. 수율은 기존 NXE 플랫폼과 동등 수준이며, 업계 첫 High-NA 대량 양산 로직 제품입니다. 범위는 분명히 한정됩니다 — 일부 층·일부 제품이며, 이 발표만으로 High-NA의 전반적 비용 우위가 입증된 것은 아닙니다. 다음 단계는 High-NA를 전제로 설계된 14A(2세대 리본펫+후면전력 PowerDirect)로, 리스크 생산 2027년 하반기·대량 양산 2028년 목표입니다. 2026년 8월 26일 투자 콘퍼런스에서 CFO 데이비드 진스너는 14A의 결함 저감이 예상보다 빠르게 진행되고 있다고 설명했습니다(8/28 보도 — 자사 평가이며, 결함 추세·제품 수율·High-NA의 개별 기여는 서로 다른 지표입니다).
도입 지도 ② SK하이닉스·삼성전자 — 확보는 했고, 적용 시점이 다르다
SK하이닉스는 2025년 9월 3일, 이천 M16에 메모리 업계 최초로 양산용 EXE:5200B를 도입했다고 공식 발표했습니다. 영문 발표는 이를 ASML 시설 밖에서 조립된 첫 양산 기종이라고 소개합니다(자사 발표 기준). 회사가 밝힌 목적은 차세대 메모리 개발 가속과 기존 EUV 공정 단순화이며, 본격 양산 적용은 이후 단계입니다 — D램 미세화가 구조 한계와 싸우는 국면에서 노광 해상도를 먼저 확보해 두는 포석입니다. 삼성전자는 2025년 초 화성에 개발용 장비 반입이 보도됐습니다. 적용 시점은 2026년 8월 11일 차세대 리소그래피 학술대회(NGL 2026)에서 삼성전자 박창민 마스터가 밝힌 내용의 보도 기준으로, 당초 검토하던 2나노·1.4나노가 아니라 A10(1나노급) 이하 공정부터로 조정됐습니다 — 기술 보완점과 비용이 이유로 제시됐습니다(학회 발표 인용 보도이며 발표자료 원문은 미확인).
도입 지도 ③ TSMC와 imec — 가장 신중한 1위, 그리고 검증 허브
TSMC는 2025년 5월 보도 기준으로 경영진(장샤오창 부사장)이 "A14(1.4나노급)는 High-NA 없이" 간다고 공개 발언했고, 기존 장비의 수명 연장 방안을 계속 찾겠다고 했습니다. 검증된 기존 EUV+멀티패터닝으로 원가 경쟁력을 지키려는 선택이라는 분석이 따르며, 그 이후 세대의 도입 여부는 공개된 확정 계획이 없습니다. 업계 1위의 이 선택은 "High-NA가 언제부터 필수인가"라는 질문이 아직 열려 있음을 보여줍니다. 연구 기관 축에서는 imec이 2026년 3월 18일 공식 발표에서 벨기에 루벤 300mm 클린룸에 EXE:5200을 설치했고 장비 검증 완료를 2026년 4분기로 예상한다고 밝혔습니다(네덜란드 벨트호벤의 ASML-imec 공동 랩은 별도로 계속 운영). 장비·소재 생태계가 High-NA 공정을 검증하는 허브입니다.
한국 밸류체인의 관전 지점
노광기 자체는 ASML 독점이지만, High-NA 전환은 주변 생태계 수요를 함께 바꿉니다 — 더 얇아지는 포토레지스트, 하프 필드 대응 마스크·계측·검사, 스티칭을 감안한 설계 방법론까지(일반 전망 — 개별 기업 수주와는 구분). 국내에서는 SK하이닉스 M16이 실물 검증장이 된다는 점, 그리고 D램 선단 공정(HBM 코어 다이 포함)의 미세화 경로가 High-NA 위에 놓이는지가 추적 포인트입니다.
편집자 판단 — 다음 채점표
제 판단으로는 High-NA 국면의 진짜 관전 포인트는 "누가 먼저 쓰나"가 아니라 "누가 자기 제품 구조에서 경제성을 먼저 증명하나"입니다. 첫 실전 사례는 이미 나왔습니다 — 인텔 18A의 일부 층 적용과 출하가 그것입니다. 다음 채점표는 인텔 14A의 전면 적용(2027~28), 메모리에서의 첫 양산 적용, 그리고 삼성 A10 세대의 실제 도입 여부입니다. 같은 장비를 네 회사가 전혀 다른 전략 자산으로 쓰고 있다는 점은 변하지 않았습니다.