남은 퍼즐 — D램을 더 크게, 더 유연하게 붙이는 방법
HBF(A5)가 '낸드를 프로세서 곁으로 끌어올리는 시도'였고, UCIe(B6)가 '패키지 안 칩렛들의 공용어'라면, 보드 레벨에서 표준 인터페이스로 D램의 용량 한계를 뚫는 축이 남아 있습니다 — 그 자리의 표준이 CXL입니다.
CXL이란 무엇인가 — PCIe 위에 '일관성'을 얹다
CXL은 CPU와 연결 장치(가속기·메모리 버퍼) 사이에서 메모리 일관성(coherency)을 유지하는 고속 인터커넥트 개방 표준입니다. 완전히 새 배선을 까는 것이 아니라 PCIe 물리 인프라 위에 세 가지 프로토콜을 다중화해 얹는 구조입니다 — 장치 발견·설정을 맡는 CXL.io, 장치가 호스트 메모리를 캐싱하게 하는 CXL.cache, 호스트가 장치 메모리를 자기 메모리처럼 읽고 쓰게 하는 CXL.mem(규격서 공식 표기 기준 — 컨소시엄 해설 자료에는 CXL.memory로 풀어 쓴 표기도 있습니다). 로드-투-유즈 지연 200나노초 미만을 목표로 설계돼, 일반 PCIe 장치 접근보다 메모리에 가까운 속도감을 노립니다.
왜 필요해졌나 — 코어는 늘고, 채널은 정체
컨소시엄이 공식 자료에서 제시하는 문제의식은 두 가지입니다. 첫째, 이기종 컴퓨팅 — GPU·FPGA·AI 가속기가 CPU와 데이터를 주고받을 때 캐시 일관성이 없으면 소프트웨어가 복사·동기화를 떠안습니다. 둘째, 메모리 확장성 — CPU 코어 수는 계속 느는데 코어당 메모리 채널 대역폭은 정체돼 있고, DDR 채널을 늘리는 것은 비용·전력·기판 면적에서 한계에 부딪힙니다. 신호 핀 효율 비교가 직관적입니다: DDR5-6400 채널 하나는 약 200개 신호 핀으로 초당 약 50GB를 내는 반면, x16 PCIe 6.0 링크는 64개 신호 핀으로 방향당 약 128GB/s(양방향 합산 약 256GB/s)의 이론 대역폭을 냅니다 — 실제 CXL 메모리 대역폭은 프로토콜 오버헤드와 장치·시스템 구성에 따라 이보다 낮아집니다. 핀당 효율이 다른 통로 위에 메모리 의미론을 얹자는 것이 CXL의 출발점입니다.
버전 연혁 — 1.0에서 4.0까지 6년
흐름을 요약하면 이렇습니다. 1.0(2019-03)은 CPU에 직결(direct-attach)하는 장치와 32GT/s를 정의했고, 1.1(2019-09)이 컴플라이언스 체계를 더했습니다. 2.0(2020-11)이 첫 분수령입니다 — CXL 스위치와 메모리 풀링(여러 호스트가 메모리 풀에서 필요한 만큼 할당받는 구조)이 들어오면서 '서버 한 대의 메모리'라는 경계가 흔들리기 시작했습니다. 3.0(2022-08)은 속도를 64GT/s로 올리고 멀티레벨 스위칭과 메모리 공유(여러 호스트가 같은 메모리 영역을 일관성 있게 접근)를, 3.1(2023-11)은 패브릭 스위치·포트 기반 라우팅을, 3.2(2024-12)는 보안·컴플라이언스를 보강했습니다. 그리고 4.0(2025-11)이 PCIe 7.0 기반으로 속도를 128GT/s로 다시 2배 올렸습니다 — 나이퀴스트 주파수를 2배로 올리되 PAM4 신호 방식과 3.0의 256바이트 플릿 구조는 유지해 연속성을 지켰고, 모든 이전 버전과 하위 호환됩니다(공식 백서).
4.0의 신기능 — 번들드 포트와 메모리 RAS
4.0의 구조적 신기능은 번들드 포트(Bundled Ports)입니다 — 호스트와 장치 사이의 복수 CXL 포트를 하나의 장치 자원처럼 운용해 대역폭을 확장하는 기능입니다. 버스 열거(enumeration) 단계에서는 여러 엔드포인트로 나타나고, 이를 하나의 가속기처럼 묶어 트래픽을 분산하려면 번들드 포트를 인식하는 장치 드라이버가 필요합니다(컨소시엄 웨비나 Q&A 기준). 공식 백서의 예시 도식(Type 1·2 가속기 구성)은 x16 링크(방향당 256GB/s급) 3개를 하나로 묶은 번들 기준으로 방향당 768GB/s, 양방향 합산 초당 1.536TB의 이론 대역폭을 제시합니다 — 단일 링크의 속도가 아니라 번들링이 열어주는 합산 수치입니다. 운영 관점에서는 패트롤 스크럽 중 정정 오류의 세분화된 보고, 부팅 시 호스트 주도 PPR(Post Package Repair), 메모리 스페어링 같은 유지보수(RAS) 체계가 보강됐습니다 — 대규모 데이터센터에서 메모리를 '교체 부품'이 아니라 '관리 대상 풀'로 다루는 방향입니다. 컨소시엄 이사회에는 알리바바·AMD·Arm·아스테라랩스·시스코·델EMC·구글·HPE·화웨이·인텔·메타·마이크로소프트·엔비디아·삼성전자·SK하이닉스 15사가 올라 있고, 회원사는 280개를 넘습니다(2025-12 공식 웨비나 기준).
AI 추론이 소환한 CXL — tokens-per-dollar
초기 CXL 논의의 무게중심이 서버 메모리 증설·풀링의 비용 효율에 있었다면, 지금 논의를 끌고 가는 것은 추론 경제학입니다. 컨소시엄은 FMS 2026(8월) 참가 후기를 공식 블로그(8/21)에서 "확장 메모리·저장 병목 해소·메모리 자원 효율화로 AI 인프라의 tokens-per-dollar를 높인다"는 문장으로 정리했습니다 — 컨텍스트 윈도우가 길어지며 폭증하는 KV 캐시를 느린 스토리지 대신 CXL로 붙인 D램 계층에 오프로드하고, 테라바이트급 DDR5 용량을 CPU·GPU·가속기가 나눠 쓰는 그림입니다. 국내 보도의 각도도 같은 곳을 가리킵니다. 디지털데일리의 'CPU 대란 주의보' 기획(9/1~4)은 에이전트형 AI 환경에서 호스트 CPU당 필요한 PCIe 레인이 기존 대비 최대 5배(100~128레인 이상)로 늘고 있고, CXL 3.0 기반 메모리 풀링·가속기 인터페이스가 그 레인의 상당 부분을 차지한다고 짚었습니다(보도 기준). 연산 칩이 아니라 연결과 급전(전력)이 서버 출하의 병목이 되고 있다는 진단 — 랙당 전력 100~120kW, 전력관리 반도체(PMIC·VRM) 납기 30주 같은 수치가 함께 등장합니다.
한국 접점 — 메모리 제조사와 팹리스의 두 갈래
한국은 CXL의 공급 측에 정확히 걸쳐 있습니다. SK하이닉스는 2025년 4월 CXL 2.0 기반 D램 모듈 CMM-DDR5 96GB의 고객 인증 완료를 공식 발표했습니다 — 서버에 적용하면 기존 DDR5 모듈 대비 용량 50%·대역폭 30%(초당 36GB) 확장이 회사 설명이고, 128GB 제품 인증도 진행 중이라고 밝혔습니다. 삼성전자는 2024년 6월 업계 최초로 레드햇 인증 CXL 인프라 구축을 공식 발표해 리눅스 환경에서의 하드웨어·소프트웨어 호환성과 제품 검증 체계를 확보했고, 제품군으로는 CXL 2.0 기반 MD220(128·256GB)과 함께 CXL 3.2·PCIe 6.0 기반 256GB MD310을 공식 제품 페이지에 등재하고 있습니다(등재 기준 — 개별 고객 인증·공급 상태는 별도 확인 필요). 스타트업 쪽에서는 팹리스 엑시나가 CXL 3.2 기반 메모리 확장에 근접 연산(NDP)을 결합한 MX1을 핫칩스 2026 메모리 세션에서 발표했습니다 — 국내 팹리스 최초의 해당 세션 발표로, 회사는 이를 양산형 제품으로 소개하며 고객 검증을 거쳐 2027년 본격 공급을 목표한다고 밝혔습니다. 관전 포인트는 채택 속도입니다 — CXL 메모리가 실제로 팔리려면 이를 지원하는 서버 CPU 플랫폼과, 계층화된 메모리를 다루는 소프트웨어 스택이 함께 움직여야 합니다. 표준·제품·인증은 갖춰졌고, 대량 채택의 시점이 남은 변수입니다.
편집자 판단 — 메모리 접속의 3계층 지도
제 판단으로는 CXL을 볼 때 가장 유용한 프레임은 "HBM의 경쟁자냐"가 아니라 메모리 접속의 3계층 지도입니다. 패키지 안에서 연산에 직결되는 HBM(JEDEC 규격·인터포저 배선), 보드 위에서 용량을 늘리는 CXL(PCIe 인프라), 그리고 새 부품을 패키지 안에 붙이는 UCIe(HBF가 채택) — 대표 적용 범위가 다른 표준들이라 대체가 아니라 분담·결합 관계입니다. 흥미로운 긴장은 오히려 KV 캐시 자리를 놓고 벌어집니다. CXL 진영은 "D램을 더 붙여 담자"고 하고, HBF 진영은 "낸드를 격상해 담자"고 합니다 — 같은 병목에 대한 서로 다른 매체의 답이라, 승자 독식보다 캐시 온도(hot/warm/cold)에 따른 계층 분담으로 세분화될 가능성이 높다고 봅니다. D램 기반 CXL 계층은 살아 있는 세션의 빠른 응답 쪽에, 용량 단가가 낮은 HBF 계열은 더 큰 비휘발 계층 쪽에 서겠지만, 실제 경계는 지연시간만이 아니라 대역폭·내구성·비용·소프트웨어 지원이 함께 정할 것입니다(전망). 2027년 이후 추론 서버의 실구성이 이 글의 후속 추적 지점입니다.
관련 도표 보기
